

PAJ 07-01-01 01202397 JP ARCHITECTURE DESIGN SUPPORTING SYSTEM FOR SYSTEM-ON-CHIP AND ARCHITECTURE GENERATING METHOD

INVENTOR(S)- NISHI, HIROAKI

PATENT APPLICATION NUMBER- 2000012047
DATE FILED- 2000-01-20
PUBLICATION NUMBER- 01202397 JP
DOCUMENT TYPE- A
PUBLICATION DATE- 2001-07-27
INTERNATIONAL PATENT CLASS- G06F01750; H01L02182
APPLICANT(S)- TOSHIBA CORP
PUBLICATION COUNTRY- Japan NDN- 043-0218-3246-5

PROBLEM TO BE SOLVED: To provide an architecture design supporting system for system-on-ship and an architecture generating method, with which man-hour for system architecture design is reduced. SOLUTION: The method supports the design of the system architecture of a system-on-ship from the description of the specification of a system to become an object. By using recyclable flexible hardware(HW) and software (SW) modules from the previously applied specification non-differentiating HW and SW, the design of HW and SW architectures can be supported. COPYRIGHT: (C)2001,JPO


NO-DESCRIPTORS

back to top

Copyright Fee: \$ 0.00

Document Price: \$ 13.50

Total: \$ 13.50*



* If this item is not available from our original source at the price quoted you will be notified. Shipping by US 1st Class Mail or eDoc is free of charge.

Nerac, Inc. One Technology Drive . Tolland, CT Phone (860) 872-7000 . Fax (860) 875-1749 ©1995-2003 All Rights Reserved.

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出版公司番号 特攬2001-202397 (P2001-202397A)

(43)公費日 平成13年7月27日(2001.7.27)

(51) Int.CL' G06F 17/50 **设**加起导

PΙ G06F 15/80

f~マコート゚(**多考**) 654M 5B046

HO1L 21/82

HO1L 21/82

C 5F084

寄主並求 未並求 前求項の数5 OL (全 13 頁)

(21) 出版時号

(71)出版人 000003078

株式会社東芝

神奈川県川崎市幸区県川町72番地

(22)出版日

平成12年1月20日(2000, 1, 20)

(72)発明者 西 宏見

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセン

ター内

(74)代制人 100083808

弁理士 三好 秀和 (外7名)

Fターム(参考) 58046 AA08 BA02 KA08

SPO64 AA10 DOOS DOO7 EEDS EEA7


1HO5 HO6 HO8 1H12

(54) 【境間の名象】 システム・オン・チップのアーキテクチャ散計支援システム及びアーキテクチャ生成方法

(57)【要約】

【無事】 システムアーキテクチャ設計工数が小さいシ ステム・オン・チップのアーキテクチャ設計支援システ ム及びアーキテクチャ生成方法を提供する。

【解決手段】 対象となるシステムの仕様の記述から、 システム・オン・チップのシステム・アーキテクチャの 設計を支援する方法が示されている。予め与えられてい るハードウェアとソフトウェアが未分化な仕機から、再 利用可能なフレキシブルなHWとSWモジュールを利用 することにより、HW、SWアーキテクチャの設計を支 援することを可能とした。



【特許請求の範囲】

【前菜項1】 対象となるシステムの仕様の記述から、システム・オン・チップのシステム・アーキテクチャの 設計を支援するシステムであって、ハードウェアモジュ ール及びソフトウェアモジュールの再利用可能なライブ ラリと、前記仕機記述に対応する複数のタスクの夫々に 関して選択され、その実現に適したハードウェアモジュ ールとソフトウェアモジュールの組み合わせから、前記 仕様記述に対応するシステムを実装するためのハードウェア及びソフトウェアのシステム・アーキテクチャを生 成することを特徴とするシステム・オン・チップのアーキテクチャ設計支援システム。

【請求項2】 対象となるシステムの仕様の記述から、システム・オン・チップのシステム・アーキテクチャの設計を支援する方法であって、前配仕様記述に対応する複数のタスクの夫々に関して、その実現に達したハードウェアモジュールとソフトウェアモジュールの再利用可能なライブラリから選択するステップと、前配ハードウェアモジュールと前配ソフトウェアモジュールの組み合わせから、前配仕様記述に対応するシステムを実践するためのハードウェア及びソフトウェアのシステム・アーキテクチャを生成するステップからなることを特徴とするシステム・オン・チップのアーキテクチャ生成方法。

【請求項3】 前記ハードウェアモジュールと前記ソフトウェアモジュールの組み合わせの選択は、サイズ、選延、消費電力、テストコストのいずれか1つを最適化する機に行われることを特徴とする請求項2に記載のアーキテクチャ生成方法。

【論求項4】 前記ハードウェアモジュールと前記ソフトウェアモジュールの組み合わせの選択は、フレキシブルな抽象アーキテクチャのテンプレートを用いて行われることを特徴とする論求項2に記載のアーキテクチャ生成方法。

【請求項5】 前記システムの仕様は、状態遷移と各状態で実行されるタスクをプロセスに持ち、このプロセスの集まりをプロックとしてさらにこのプロック両士のチャネルで表現されることを特徴とする請求項2に記載のアーキテクチャ生成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、仕様配述からのシステム・オン・チップのシステム・アーキテクチャの設計を支援する為のアーキテクチャ生成方法に関する。特に、本発明は、システム・オン・チップのハードウェア(HW)とソフトウェア(SW)のアーキテクチャ設計支援方法を提案するものであり、ハードウェアとソフトウェアが未分化な仕様から再利用可能でフレキシブルなHWとSWモジュールを利用してHW、SWアーキテク

チャの設計を支援する方法に関する。

[0002]

【従来の技術】アロセス技術の進歩によってLS1の集 限度が飛躍的に増大し、これまでボードで実現していた システムを、システム・オン・チップ(SoC)として 1チップの上に搭載することができるようになった。 【0003】チップに搭載する部品も、スタングードセルやメモリモジュールに加え、CPU (Central Proces sing linit) コア、AS (Application Specific) モジュール、DRAM (Dynamic Random Access Memory) モジュール、アナログモジュールなどと多様化している。 これに伴い、SoCを効果的に設計するための新しいデザインフロー、および設計環境が必要となってきていま

【0004】従来のSoCのシステム・アーキテクチャの設計を支援する方法は、機能仕様とアーキテクチャモデルを人がリンクし、機能をアーキテクチャ上でシミュレーションしながらHWとSWのトレードオフを判断しアーキテクチャを設計するという手順を踏んでいる。 【0005】

【発明が解決しようとする課題】しかしながら、従来の技術では、ハードウェア・アーキテクチャの各モジュールはテンプレートとして用意されるが、モデルが固く使用時にその要素を変えることができないという欠点があった。さらに、機能仕様の構成要素の各ブロックとシステム・アーキテクチャの各ブロックは多対多の関係であるにもかかわらず、1つの機能ブロックをHWブロックに割り当てるだけで、機能ブロックを分割したり、またマージしたりしてHWにマッピングすることは行われていなかった。

【0006】従って、本発明の目的は、システムアーキテクチャ設計工数の小さいシステム・オン・チップのアーキテクチャ設計支援システム及びアーキテクチャ生成方法を提供することである。

【0007】本発明の別の目的は、具象化の選択肢が多く、最適アーキテクチャの設計のため広いスペースで設計できるシステム・オン・チップのアーキテクチャ設計支援システム及びアーキテクチャ生成方法を提供することである。

【0008】本発明の更に別の目的は、仕様から、システムアーキテクチャの設計のギャッアが少なく、また支援ツールの実現も容易なシステム・オン・チップのアーキテクチャ設計支援システム及びアーキテクチャ生成方法を提供することである。

[0009]

【課題を解決するための手段】上記目的を達成するため、本発明(請求項1)は、対象となるシステムの仕様の記述から、システム・オン・チップのシステム・アーキテクチャの設計を支援するシステムであって、ハードウェアモジュール及びソフトウェアモジュールの再利用

可能なライブラリと、前記仕機配述に対応する複数のタ スクの夫々に関して選択され、その実現に適したハード ウェアモジュールとソフトウェアモジュールの組み合わ せから、前記仕機配述に対応するシステムを実践するた めのハードウェア及びソフトウェアのシステム・アーキ テクチャを生成することを特徴とするシステム・オン・ チップのアーキテクチャ設計支援システムを提供する。 【0010】本発明(請求項2)は、対象となるシステ ムの仕種の配送から、システム・オン・チップのシステ ム・アーキテクチャの設計を支援する方法であって、前 配仕機配述に対応する複数のタスクの夫々に関して、そ の実現に達したハードウェアモジュールとソフトウェア モジュールの組み合わせを、ハードウェアモジュール及 びソフトウェアモジュールの再利用可能なライブラリか ら選択するステップと、前記ハードウェアモジュールと 前記ソフトウェアモジュールの組み合わせから、前記仕 世紀述に対応するシステムを実験するためのハードウェ ア及びソフトウェアのシステム・アーキテクチャを生成 するステップからなることを特徴とするシステム・オン ・チップのアーキテクチャ生成方法を提供する。

【0011】本発明(請求項3)は、上記請求項2において、前配ハードウェアモジュールと前配ソフトウェアモジュールの組み合わせの選択は、サイズ、遅延、消費電力、テストコストを最適化する機に行われることを特徴とするアーキテクチャ生成方法を提供する。

【0012】本発明(請求項4)は、上記請求項2において、首記ハードウェアモジュールと前記ソフトウェアモジュールの組み合わせの選択は、フレキシブルな抽象アーキテクチャのテンプレートを用いて行われることを特徴とするアーキテクチャ生成方法を提供する。

【0013】本発明(請求項5)は、上記請求項2において、前記システムの仕様は、状態運移と各状態で実行されるタスクをプロセスに持ち、このプロセスの集まりをプロックとしてさらにこのブロック同士のチャネルで表現されることを特徴とするアーキテクチャ生成方法を提供する。

[0014]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。ここで説明するシステム・オン・ チップのアーキテクチャ設計支援方法は、一般的な情報 処理システムによって実現できる。そのハードウェア構 成を図1に示す。

【0015】即ち、以下の各実施例で説明する各ステップの処理を行うためのプロセッサを含むコンピュータ 1、ハードディスク装置などの内部配信手段3、マウス 5やキーボード6などの入力手段、モニタフやプリンタ 9などの出力手段、及びCD-ROM11やフレキシブルディスク13等の外部配信媒体及びその歌動ドライブ 15からなっている。

【0016】外部記憶媒体には、以下の各実施例で説明

する各ステッアの処理を行う為の手続きを配近したプログラムが作成され格納されている。このプログラムは、 例えば、フォートランやC書話等の高級言語に必要によ りアセンブリ言語を組み合わせて作成される。そのよう なプログラムを、外部配憶媒体から適宜内部配憶手段3 にインストールし、実行時にメインメモリにロードされ る。尚、これらは適常の汎用コンピュータシステムを用 いてもよい。

【0017】(1)第1実施形理

本来、仕様とは、実装に対する要求機能や動作を表わし、実装モデルとは区別して用いる必要がある。例えば、レジスタ転送レベルのHDし記述も回路の仕様であり、ソフトウェアのC言語のプログラムも仕様と見なされる。なぜなら、HDし記述では、論理合成ツールによって、又、C言語プログラムでは、コンパイラの最適化手段によって、夫々実際に作成される図路モデルやコード列が異なるからである。しかし、実装設計は高位で行われるようになってきており、最上位のシステム定義だけを仕様として、それより下位の設計対象を実装モデルとして以下説明する。ただし、例外としてシステム定義の再利用モジュールをモデルと呼ぶことがある。

【0018】さらに、以下の説明では、再利用可能な機能仕様モジュール、HWモジュール、SWモジュールのそれぞれを、FNSーIP(機能IP)、HWーIP、SW-IPと呼ぶことにする。IPとは一般に知的所有(財産)権を指すが、半導体業界では再利用可能で売買可能なしSIの設計データをIPと呼んでおり、ここではそれを拡張してLSIの機能モデル、HWモデル、SWモデルもIPと呼ぶ。なおモジュールとは外部環境との境界すなわち入出力が明解になっている処理単位のことである。

[0019] FNS-IPは仕機記述書籍SDL (Spec ification and Description Language) などの仕様記述 中のタスクで使用される組み込み関数を指す。HW-I Pはプロセッサクラス、DSPクラス、バスクラスなど の抽象クラスのHWから最下位クラスの特定プロセッサ やバスを表すHDL記述である。 またHW-IPの名階 層のモデルはHDしもしくはC言語で記述され、データ 幅などがパラメタライズ可能な記述である。SW-IP はプログラム言語で表現されたアルゴリズムの構成要素 で、例えば様々なコードの符号、復号処理などのあらか じめ定義された関数の記述である。HW-IPとSW-IPは各種パラメータ(IPとIP内合成パラメータ) を持つ、HW-IPパラメータには、HW-IP名、カ テゴリ (処理IP、コミュニケーションIP、配像I P)、クラス (CPU、専用HW、インターフェース、 メモリ)がある。また、各クラスには、以下の様なタイ **プがある。**

【0020】CPU···標準CPU、構成可変CPU、標準DSP、構成可変DSP

専用HW…コプロセッサ、ASIC、FPGA インターフェース…バス(種類、階層、プロトコル)、 バッファ、バスコントローラ、ブリッジ メモリ…SRAM、DRAM、ROM、EPPROM 一方、HW-IP内パラメータとしては、以下の様なタ イプがある。

【0021】CPU…ワード数、命令形式タイプ、各種 レジスタ数、レジスタファイルサイズ、キャッシュサイ ズ体

専用HW…ボート数、ボートピット幅 インターフェース…バス幅、創御方式 メモリ…ボート数、ワード数、バンク数

又、SW-IPパラメータにはSW-IP名、カテゴリ (処理IP、HW/SWインターフェース、OS)、ク ラス(アプリケーション、デバイスドライバ、ミドルウェア)がある。また内部パラメータとしては、各SW-IPが処理するデータサイズや、SW-IP自体のコード量すなわちワード数(プロセッサ名とワードサイズを パラメータにして)がある。

【0022】まず、図2を使用して本発明のアーキテクチャ設計支援方法の構成手段を説明し、そのあと各構成手段の処理内容を説明していく。

【0023】HW/SW合成部102は、HW/SW-IPライブラリデータベース管理システム(HW/SW-IPやDBMS)103A、103からHW-IPやSW-IPを取込み、機能・性能仕様101を要求仕様の下でHWモデル104とSWモデル105とに合成する。

【0024】報館・性能仕様101はSoCを実装ターゲットにした機能と性能仕様で、たとえばSDLのような並行プログラム電話で記述される。これは機能仕様をプロセス毎に表現したもので、タスクが処理の単位である。図3に機能仕様をSDLで記述した例を示す。SDLではブロックで機能が表現でき、ブロック内の動作をプロセスで表現する。ブロックは並列実行され、ブロック間の信号はチャネルと称し運延を持つ。一方、プロセス国の信号はルートと称され運延は持たない。図4にプロセス記述のテキストの例を示す。プロセスは状態運移で表現され、入力信号がトリガされたらその状態が活性化されタスクが実行される。タスクには代入文が記述されており、右辺の複算結果が左辺に代入され、その右辺には定義済みの関数や複算が記述されている。

【0025】性酸仕様はプロセスはブロックに与えられる制約で、例えばプロセスAはレイテンシnからm(n, mは整数)との間に実行される、またプロセスAとプロセスBの実行開始時刻制約がTA(meecまたはmec)、TB(meecまたはmec)等である。さらに各プロセスまたはブロックが処理に要するメモリ、各プロセスやブロック間でのスループットの要求を記述する(図7)。

【0026】HWやSWの実装にかかわる要求仕様としては、後に詳細に説明するように、SoCのサイズ、動作速度、消費電力、テストコストを指定する。

【0027】これらの機能、性能、要求仕様は可能できる記述で表現されるが、本発明では、これを計算機が処理可能な中間形式に変換して用いる。実験には仕様を取り込むのではなく仕様データを取り込むのが正しいが、誤解の恐ればないため仕様を取り込むは、仕様データを取り込むと関と意味として使う。

【0028】HW/SW合成部102は、機能・性能仕様101からHWとSWのモデルを合成する手段である。本合成部は、機能解析部102Aと、HW/SW分割・割付部102Bと、最適化部102C、性能解析部102Dと、制約分配(パジェティング)部102Eと、HWモデル生成部102FとSWモデル生成部102Gと、HW/SW-IPライブラリデータベース・インターフェース部102Hと制御部102Iとから構成される。

【0029】機能解析部102Aは、システムの仕様を 解析し、プロセス内の各タスクの設計目標を計算する。 入力は、仕様のプロセスとその間の起動関係(時間)と プロセスの要求仕様で、出力はプロセスの各種設計目標 である。因5は、機能解析部102Aの処理内容を示す フローチャートである。 先ず、 ステップ 1 で、 機能、 性 他、要求仕様データを取りこむ。次に、ステップ2で、 **タアロセスに与えられた撮影・性能要求仕様から、各夕** スクの目集性能(asecまたはnsec)やプロセスに必要な 記憶容量 (Bytes) を求める。もし、機能・性能要求仕 後が、与えられていない場合は、システムもしくはブロ ックに与えられている仕様から分配して補助計算し、各 タスクの目標性能(asecまたはnsec)やプロセスに必要 た記憶容量 (Bytes) を求める。更に、ステップ3で は、プロセス間の信号ルートやブロック間チャネルに関 するデータフロー量 (Bytes/Sec)、起動タイミング (レート: 間欠入力の間隔、レイテンシ: 開始時刻と終 丁時刻〉を求める。

【0030】HW/SW分割・割付都102Bは、仕様と設計目標から、HWとSWのトレードオフを行って、HW-IPとSW-IPからなるシステム・アーキテクチャを合成する。入力は機能・性能仕様101と機能解析部102Aで求めたタスクの設計目標と要求仕様のアーキテクチャの設計制約 [面積、速度(運転)、消費電力、SW/HW指定(プロセッサとか適信チャネル種の指定)、テストコスト]と、HW/SW-IPライブラリデータベース管理システム103AからHW-IP、SW-IPを入力とする。出力はアーキテクチャ設計データで設計データベース106に格納される。

【0031】制り付けには2つのモードがあり人手介入 によるHW/SWのマッピングと自動マッピングであ る。自動マッピングは第3実施形駄で説明する。

【0032】人手マッピングでは、まず、仕様のプロセ ス内タスクの交換候補 (HW-IP、SW-IP) をI Pライブラリデータペースから取り出した情報から求 め、その後アーキテクチャ・テンプレートを使ってどの 部品でタスクを実行するかを決め、実際にHDLやCの 記述を生成し、住館解析を行い性能が満たされるかどう かをチェックする。

【0033】まず、タスクのHW-IP、SW-IPへ の変換仮補の作成について述べる。仕様変更の可能性の 高いタスクに対し設計者が予めSW-IPを選択するこ

- A) プロセッサ+RAM
- B) プロセッサ+RAM+HWブロック (Si-IP(MPU)+HN-IP)
- C) マルチプロセッサ+RAM

次に、ステップ2で、変換候補リストが完成したかどう かを判断する。交換候補リストが完成したら、ステップ 3で、すべてのタスクについて交換製権リストが完成し たかどうかを判断する。すべてのタスクについて交換候 補リストが完成したら、処理が終了する。すべてのタス クについて変換候補リストが完成していない場合には、 残りのタスクの1つについて、ステップ1から処理を繰 り返す。

【0036】ステップ2で、交換候補リストが完成しな い場合には、ステップ4でタスクを細分化し、細分化後 のサブタスクに対して設計目標を計算し、夫々のサブタ スクを処理を行うべきタスクとして追加し、ステップ1 に戻って処理を繰り返す。尚、タスクを実現するHWー IPやSW-IPがないため、処理の継続が出来ない場 合には、速宜、タスクの処理が可能なHW-IPやSW -IPを設計し、HW/SW-IP-DBMSへ登録す る必要がある。

【0037】ここで変換に関係の深い、HW/SW-I Pライブラリデータベース管理システム103と、タス ク (FNS-IP) からHW-IP、SW-IPへの変 維方法について詳しく説明する。上で説明した変換では タスクに対してHW-IP、SW-IPを対応づけてい るが、上述したようにタスクは定義済みの関数と演算と それらの集合で表現されており、その関数や演算を以下 ではFNS-IPと称する。

【0038】図8は、FNS-IPの変換タイプを示す 図である。即ち、FNS-IPは以下の4つの交換タイ アを持つ。のFNS-IPは、サブFNS-IPを要素 に持つ異なるPNS-IPに置換される。②FNS-I Pは、1つまたは複数のHW-IPだけから実現され る。 OFNS-IPは、1つまたは複数のSW-IPだ けから実現される。 OPNS-IPは、HW-IPとS W-IPの混在として実現される。

【0039】次に、上記4つの対応関係における階層関 係を説明する。FNS-IPはソフトウェアのモジュー ル構成因と阿様に複数のIPがそれぞれ複数の難層を持 って構成される(ただし、トップの程度がすべての階層 とも可能である。図6は、タスクのHW-IP、SW-IPへの支機機構の作成手順を示すフローチャートであ

【0034】最初に、ステップ1でタスクとタスクに与 えられた設計目標(サイズ、運転、消費電力)をHW/ SW-IPライブラリデータベース管理システムに問い 合わせ、交換可能なHW-IPやSW-IP情報から次 のようなタスク1の実現IPの候補リストを作成する。 [0035]

(SW-IP(MPU))

(SH-IP(NPU)+SH-IP(NPU))

情報をもつのではなく、1つの下の階層だけの情報を持 つ)。タスクの実行順序が定義された機能仕様とSW-IPは下位 IPの実行順序と繰り返しの情報も持つ。図 9に一例を示す。

【0040】FNS-IPとHW-IPの関係では、複 数のHW-IPで実現されるが、下位IP間の接続を表 現するため、上位IP(HW-IPO)がある。図10 に一例を示す。

【0041】FNS-IPとSW-IPの関係では、モ ジュールの対応はHW-IPと同じである。したがって 対応関係はHW-IPと同じ問層を持つ。 違いは実行順 季の情報を上位のSW-IP (図11ではSW-IP 0)が持っている点である。

[0042] FNS-IPLHW-IPLSW-IPの 関係は、FNS-IPを達して関係付けられる。 図12 に一例を示す。

【0043】HW/SW-IPライブラリデータベース 管理システム103の内部では、各IPはツリー状に関 係付けられ、Unixのディレクトリ構造と同様な形式で保 存される。因9~因12の階層因から判るように、FN S-IPのディレクトリ内には、FNS-IPOとHW -IPOとSW-IPOとFNS-IP1のディレクト リがあり、それらはカデゴリ別に、微蛇IP、ハードウ ェアIP、ソフトウェアIPの管理ディレクトリ内の実 体、例えばHW-IPOのディレクトリはHW-IP管 理ディレクトリ内のHW-IPOディレクトリが実体で それとシンポリックリンクされる。

【0044】以上、IPのインスタンスの階層関係を設 明したが、次にカテゴリ間の階層関係を説明する。ここ ではHW-IPについて説明する。上述したように、H ₩-IP、コミュニケーションIPと記憶IPの3種が あり、それぞれにさらなるクラスが定義されている。処 理IPの下位階層には、CPU、DSP、ASIC、F PGAなどのクラスがあり、そのCPUの下位階層には 標準プロセッサ、構成可変プロセッサなどのタイプがあ る (図13)。またIPの特性値として運転、サイズ、 消費電力、テストコストの値が最大値、典型値、最小値

に分けられ格納されている。図15に、そのようなHW -IPライブラリデータベースの例を示す。

【0045】交換候補の探索は、HW/SW-IPライブラリデータベース管理システム103Aに対して、FNS-IP名とそのIPの設計目標(サイズ、運転、消費電力など)をインターフェースして、図9〜図13及び図15の構造を持つDB内で条件を満たす候補を探し出す。

[0046]次にHW/SW-IPマッピングの後に行 われる、最適化部102Cの最適化機能について説明す る。これは初期マッピングされたアーキテクチャのHW - IPとSW-IPを最適化する。入力はシステム・ア ーキテクチャ設計データ106とアーキテクチャの設計 制約 [面積、速度 (運延)、消費電力、HW/SW指定 (プロセッサとか通信チャネル種の指定)、テストコス ト]とHW/SW-IPライブラリデータベース管理シ ステム103AからのHW-IP、SW-IPデータで ある。出力は、システム・アーキテクチャ設計データ1 06である。図14は、最適化部102Cの処理内容を 示すフローチャートである。先ず、ステップ1で、性能 解析部102Dを用いて、アーキテクチャの面積、性 能、消費電力、テストコストのボトルネック解析を行 う。次に、ステップ2で、ネックになっているHW-I P/SW-IPを見つける。 次に、ステップ3で、HW -IP/SW-IPの再選択を行う。例えば、CPUの 場合はコンフィグレーション・パラメータ(命令セッ ト、ワード数、レジスタ数など)を変更する。 また必要 に広じて、キャッシュサイズ等を変更する。ステップ4 で、再度性能予測を行う。ステップ5で、設計制約を満 たしているかどうかを確認する。設計制約を満たしてい たら、ステップ6でアーキテクチャ設計データを保存し

て終了する。満足しない場合はステップ2へ戻る。 【0047】次に性能解析部102Dで行われる性能の 予測計算を詳しく説明する。 これはHW-IPやSW-I Pの個々の特性(面積、処理時間、消費電力、テスト コスト)を用いて、HW/SW分割後のシステム全体の 性能を計算する。入力はシステム・アーキテクチャ設計 データ (HW-IP、SW-IP) と、HW-IP、H W-IPの特性情報(HW/SW-IPライブラリデー タベース管理システム103Aから)である。出力は、 アーキテクチャ全体の特性予測結果である。処理内容 は、アーキテクチャの構成要素であるHW-IPやSW - I Pの各種特性を使ってアーキテクチャ全体の特性 (面積、性能、消費電力、テストコスト)を静的に計算 する。IPの個々の特性は、IP名とそれが持つパラメ ータをHW/SW-IPライブラリデータベース管理シ ステム103Aに与えて計算して受け取る。性能計算 は、アーキテクチャ個々のIPの処理(並列、運次)を 寿堂する。たとえば、HW-IP (MPU) での処理時 間はSW-IPの実行時間とする。面積の計算では、M PUはHW-IPと同等に扱う。SW-IPのコード量 はメモリのサイズの計算に用いる。 パラメータが確定し ていない場合は、上限、下限、典型値を計算する。 【0048】開放は、全HW-IPの開放加算と、HW - I Pk~HW-I P1国のインターフェースHW-I P (バスなどの共有HW: I HW-IPc)と、HW-IP相互の個別接続IHW-IPk-1(k≠1とし て、HW-IPkとHW-IP1の投資部分)の面積を 加算する。またSW-IP格納メモリの面積も付加す る。P1, P2はパラメータを指す。 [0049]

【数1】

n Σ Area(HV-IPk:P1, P2,..., Pn) + Σ Area(IHV-IPc:P1, P2,..., Pn) + k-1 c-1

性能は、すべてのHW-IP、SW-IPの処理時間の 最大値として求める。例えば、ASIC1 (HW-IP 1)とMPU (HW-IP2)上のソフト (SW-IP

1)で実行する場合の処理時間の最大値は、Max (T HW (ASIC1), TSW (HW-IP2, SW-I P1)) 消費電力は、HW-IP (MPUやメモリ合む) の消費電力の和として求める。

[0050]

【数2】

n p
Σ P(EU-IPk:P1, P2..., Pn) + Σ P(IHU-IPc:P1, P2..., Pn) +
k-1 c-1

n α Σ Σ P(IEV-IPk-1:P1....Pn) k-1 14k

テストコストは、各HW-IPのテスト時間の最大値と テスト時に要する消費電力の積として求める。 【0051】次に、設計制約のパジェッティング都10 2Eについて説明する。これは合成されたシステム・ア ーキテクチャの各HW-IPとSW-IPに対して、設計制約を計算して前り振る。人手による設計制約分配(各種制約の入力コマンドやGUI入力手段)も可能とする。入力は、アーキテクチャ設計データ(HW-IP、SW-IPデータ)とアーキテクチャ全体の特性データ(面積、性能、消費電力、テストコスト)である。出力は各HW-IP、SW-IPまたは、これらを複数合むブロック単位の各種設計制約である。

【0052】まず、本発明の方法の設計後に行われる日 W-IPとSW-IP設計処理を述べる。アーキテクチャ確定後、HW-IPは動作合成によってHDLのRT L記述に変換される。SW-IPはコンパイラによってアセンブリ書語、リンカによってサブルーチンの展開が行われる。またアセンブラによって機械語に変換される。従って、HW-IPについては、動作合成やプロセッサ合成の制約として動作周波数、クロック数、面積や消費電力や故障検出率が制約として作成され、SW-IPについてはコード数を制約として作成され、SW-IPについてはコード数を制約として作成する。

[0053]性臓解析部102Dで得られたアーキテク チャ全体の特性データをもとに、各プロックの特性(サ イズ、運転、消費電力)の割合を計算し、その割合に基 づき、設計制御を各HW/SW-IPに分配する。

【0054】HW/SW-IPライブラリデータベース・インターフェース都102Hは、HW/SW-IPが持つパラメータ(データ幅、レジスタ、メモリサイズなど)を生成する。入力はHW-IPとSW-IPで、出力はHW-IP、SW-IPのパラメータセットである。処理内容はHW-IPやSW-IP(プロセッサ、インターフェースを除く)が持つパラメータ(上述IP内パラメータ)を生成する。また外部環境からもIPの各種パラメータを指定可能である。

【0055】このパラメータと他の処理部分との関係は、性能解析部102Dでアーキテクチャの性能見積もりを行うとき、HW-IPやSW-IPの各種パラメータを固定して各IPの特性をIPライブラリデータベースから取り出す。つまり、生成されたパラメータは特性計算に用いられる。また各種IPのパラメータは確定後、次の設計ステップで利用される。

【0056】HWモデル生成部102Fは、システム・アーキテクチャの設計データベース106から、HWの各プロックと各プロックの結構情報を取り出しHWモデル104寸なわちHDL記述を出力する。

【0057】SWモデル生成部102Gは、システム・アーキテクチャ設計データベース106からSWの情報を取り出し、さらにSW-IPデータベースからソースデータを取りだしプロセッサで実行されるSWモデル105すなわちプログラムをC書類で出力する。

【0058】制御部102 I は、外部からのコマンド (仕様内タスクのSW割付指示やIPの各種パラメータ の指示や分配割約の指定)を取りこんで、その情報を著 え必要なサブシステム(処理部)へインターフェースする。また各処理部分が処理に必要な入出力データを用意する。

【0059】以下、全体の処理の典型的な実施例について、処理フローを説明するが、準備としてシステム・アーキテクチャ・テンプレートを説明する。

【0060】システム・アーキテクチャ・テンプレートは、抽象的でかつ柔らかいアーキテクチャ・テンプレートで、MPU、DSP、コプロセッサ、グルー論理、バス、制御、メモリなどのクラスやタイプ(上述)からなるHWーIPから構成される。これらは、ユーザがHW/SW-IPライブラリデータベースから各種IPを選択し、また各種インターフェースIPを使って接続して作成される(図16)。

【0061】HW/SWのマッピングは、このテンプレートを使い、上で求めたタスクのHW/SW分配候補リストに基づいて、如何なる種類(後述するクラスやタイプ)のHW-IPやSW-IPで、各プロセスやタスクをいつ実行するか(タイミング)を指定する。ここでのマッピングは、テンプレートにある仮想HW-IPをリストにある具体的なHW-IPに変更する作業でもある。

【0062】図17は、本発明の実施所によるシステム・オン・チップのアーキテクチャ設計支援方法を用いた場合の、処理手順を示すフローチャートである。

【0063】先ず、ステップ1では、システムの仕様を 取り込んで解析する。次に、ステップ2では、システム アーキテクチャテンプレートを選択又は作成する。次 に、ステップ3では、仕様内の夫々のブロックの実験方 法 (HWにするかSWにするか) を決める。次に、ステ ップ4では、ブロック間チャネルを抽象インターフェー スIPと対応付ける。テンプレートにチャネル実現のイ ンターフェースIPがない場合は、IPデータベースか ら取り出し追加する。次に、ステップ5では、仕様内プ ロセスの実行手順を作成し、各タスクの交換候補リスト に基づきHW-IP、SW-IPモジュールを生成す る。尚、内部データはあとから生成する。次に、ステッ ア6で、すべてのタスクに対して I Pの生成が終了して いなければ、残りのタスクについてHW-IP、SW-IPモジュールを生成する。ステップ6で、すべてのタ スクに対してIPの生成が終了していれば、ステップ7 で、冗長なIPを削除し、IPのリソースシェアを行 う。 次に、 ステップ8で、 プロセスはステートマシンと して、又、プロックはそれらの記述の呼び出しルーチン として、HDL記述またはC言語等で各タスクを実装す る。次に、ステップ9では、全体の性能解析を行う。次 に、ステップ10では、IP割付の最適化を行う。次 に、ステップ11では、制約予算の分配を行い、HWと SWの仕様を生成する。次に、ステップ12では、機能 検証をシミュレーションで行う。次に、ステップ13

で、シミュレーションの結果に問題があれば、再度処理をやり宣す。即ち、チャネルの問題だけなら、ステップ 4に戻る。そうではなくて、一般的な性能の問題ならばステップ3に戻る。ステップ13で、シミュレーションの結果に問題なければ、ステップ14で動作合成、プログラムの最適化を行い処理を終了する。

【0064】HWとSWの分割処理の部分を、図3のSDLのシステムブロックを例に説明する。先ず、仕様を解析する。即ち、図7の性能仕様から、タスクの性能目標を計算する。そして、アーキテクチャ・テンプレートを選択する(図16)。ここで、ブロックB1をSWにブロックB2をHWと仮定する。又、ブロックB1にはアロセスP1とP2が、プロセスP1にはタスクTSK1が、プロセスP2にはプロセスP3があり、その中にタスクTSK4があるものとする。

[0067]

TSK1--MPU1. MPU2+COP1

TSK 2 ··· MPU 2

TSK3--MPU1, SPHW

TSK4···COP1

ここで、COP1はコプロセッサでSPHWは専用HWを示す。このときTSK4がCOP1でしか処理できないことを考えると、以下のようなIPが選択される。

[0068]

TSK1--MPU2+COP1

TSK2--MPU2

TSK3--SPHW

TSK4---COP1

ここで、TSK3はMPU1で実行可能であるが、性能不足のため専用ハードウェア(SPHW)の実行を選択した。これでタスクのIPへの対応付けが終わったので、ブロックのHDL配送とC言語のプログラムを生成する。図18は、ブロックB1の実行を制御するC言語のプログラムである。なお、ここでは変数、パラメータは省略してある。また図19は、専用HWのVHDL記

述とブロックB2のVHDL配述である。同様に、信号やパラメータは省略している。

【0069】次に、これらのHDL記述とC言語プログラムを入力して性酸解析都102Dで性能解析を行う。要求性能と性能解析結果を比較して、要求が充たされない場合はボトルネック解析に基づき割り付けたIPの最適化を行う。プロセッサの可変パラメータを変更して再度性能解析を行い、パラメータの変更を行い、性能をチューニングする。性能が充たされたらHWとSWの制約のパジェッティングを行い、HDL記述を生成して終了する。

【0070】(2)第2実施形態

この第2実施形器は、HW-IP、SW-IP人手マッピングサポート機能を特徴とする。以下の説明では、第1実施形態と共通する部分の幹細な説明は繰り返さない。ここでは、システム・アーキテクチャ・テンプレート作成機能と、HW/SW-IP選択機能、SW-IPスケジューリング機能、仕様充足解析機能が提供されている。

【0071】システム・アーキテクチャ・テンアレート 作成機能は、設計者がHW/SW-IPライブラリデー タベース管理システム103からHW-IPやSW-I Pを選び、コンピュータの表示機能のウィンドウ(キャ ンパス)上にそれらのスケマティックを配置し、そのI P間を接続する機能と、接続途中または接続完了後のア ーキテクチャ・テンプレートデータを保存する機能から 構成される。

【0072】 I PデータベースにはHW-I PとSW-I Pが接続されており、図21はその表示例である。第1実施形理でも説明した通り、HW-IP、SW-IPにはクラスがあり、それを頼りに所望のものを牽引することができる。図22はクラスのブールにある I Pを表示したもので、このブールから所望の I Pを取りだしてキャンバスに配置する。図20は、そこで用いられる設計制的記述を示す図である。

【0073】HW/SW-IP選択機能は、テンプレートにある各SW-IP、HW-IPのさらに具象化されたHW-IP、SW-IPの特性情報の表示と、第1実施形態で作成されたHW/SW選択リストの一つの候補を選んで、テンプレートのIPを具体的なIPに変更する機能を持つ。SW-IP実行スケジューリング機能はSW-IPの実行順番を決める機能である。仕様充足解析機能は、機能仕様の各タスクのすべてがテンプレートの各SW-IPやHW-IPで実現されたかどうか対応関係を洗い出す機能である。

【0074】(3)第3與施形隊

この第3実施形態は、HW/SWの自動マッピングを特徴とする。中はり、以下の説明では、第1実施形態と共通する部分の詳細な説明は繰り返さない。

【0075】先ず、各種設計制約をパラメータとするコ

スト関数(式1)を最小化しながら、雑能仕様データ (タスクとその間のデータ) とタスクの設計目標から機 設計制約のコスト関数 ; F (固接、遅延、消費電力、テストコスト) … (式 1

能仕様のタスクをスケジューリングする。 [0076]

又、その過程で、各タスクを実現する最もよいHW-I PやSW-IPをIP-DBMSから探索して選択し、 それらの実行時間に基づいて、リスケジューリングを行 い、HW-IPやSW-IPを割り付け、更にSW-I Pリソースのシェアを行いシステム・アーキテクチャを

【0077】これは、第1実施形態のフローを自動化し たものに対応し、予めアーキテクチャ・テンプレートを 選択しておき、図23のフローチャートに示した処理を 白動で行う。

【0078】即ち、ステップ1で、仕様データ(観銘、 性能、要求:設計制約)と抽象アーキテクチャテンプレ ートを取り込む。次に、ステップ2で、仕様のブロック 間チャネルの仕様に基づいてHW-IP-DBMSから インターフェース I Pの情報を取り出しテンプレートの 抽象インターフェースIPを具体化的なIPに置き換え る。次に、ステップ3で、仕様内プロセスの実行手順を 作成(スケジューリング)し、各タスクの交換候補HW - IP、SW-IPモジュールを生成する。やはり、内 都データはあとから生成する。 次に、 ステップ4で、 す べてのタスクに対してIPの対応関係の生成が終了して いない場合、ステップ3に戻る。終了している場合に は、ステップ5で、冗長なIPを開除し、再度スケジュ ーリングして I Pのリソースシェアを行う。 次に、 ステ ップ6で、プロセスはステートマシンとして、又、ブロ ックはそれらの記述の呼び出しルーチンとして、HDL 記述またはC言語等で各タスクを実践する。次に、ステ ップ?で性能解析を行い、ステップ8で割約が満たされ ていない場合、ステップ9でIP割付の最適化を行い、 ステップ6へ戻る。制約が満たされている場合は、ステ ップ10で、制約予算の分配を行い、HW、SWのモデ ルを生成する。この後、ステップ11で、動作合成、プ ログラムの最適化を行い処理を終了する。

[0079]

生成する。

【発明の効果】 (1) ハードウェアもソフトウェアも再 利用モジュールを利用するため、システムアーキテクチ +設計の工数が大変小さい。

【0080】(2)サイズ、運延、消費電力、テストコ ストを考慮してHW/SWの分割が行えるため、最適な SoCのアーキテクチャが実現できる。

【0081】(3) アーキテクチャ・テンプレートは抽 象皮が高いため、其象化の選択肢が多く、最適アーキテ クチャの設計のため広いスペースで設計できる。

【0082】(4)システムアーキテクチャの設計で使 用するテンプレートは再利用モジュールを用いて構成で きるため、テンアレート作成の工数が小さい。

【0083】(5)システムの仕様は、1つのシステム 記述言語を使い状態遷移機械をベースに設計でき、また それと、ハードウェアとソフトウェアの対応が容易にと れるため、仕様から、システムアーキテクチャの設計の ギャッアが少なく、また支援ツールの実現も容易であ **å**.

【因面の簡単な説明】

【図1】本発明によるシステム・オン・チップのアーキ テクチャ設計支援システムの構成因である。

【因2】本発明によるシステム・オン・チップのアーキ テクチャ設計支援システムのモジュールの構成を示す図 である.

【図3】仕機配送書話による仕様のブロック図である。

【図4】仕機配送書語によるプロセス配送の例を示す図 である.

【図5】本発明によるシステム・オン・チップのアーキ テクチャ設計支援システムの機能解析部の処理内容を示 **すフローチャートである。**

【図6】本発明によるシステム・オン・チップのアーキ テクチャ設計支援方法によるタスクのHW-IP、SW - I Pへの交換機構の作成手順を示すフローチャートで ある.

【図7】本発明によるシステム・オン・チップのアーキ テクチャ設計支援方法による性能仕機配述の例を示す図 である.

【図8】本発明によるシステム・オン・チップのアーキ テクチャ設計支援方法によるFNS-IPの交換タイプ の例を示す図である。

【図9】本発明によるシステム・オン・チップのアーキ テクチャ設計支援方法によるFNS-IPの階層関係の 例を示す図である。

【図10】本発明によるシステム・オン・チップのアー キテクチャ設計支援方法によるFNS-IPとHW-I Pの階層関係の例を示す図である。

【図11】本発明によるシステム・オン・チップのアー キテクチャ設計支援方法によるFNS-IPとSW-I Pの階層関係の例を示す図である。

【図12】本発明によるシステム・オン・チップのアー キテクチャ設計支援方法によるFNS-IPとSW-I P HW-IPの関係の例を示す図である。

【図13】本発明によるシステム・オン・チップのアー キテクチャ設計支援方法によるHW-IPのカテゴリの 関係の例を示す因である。

【図14】本発明によるシステム・オン・チップのアー キテクチャ設計支援システムの最適化館の処理内容を示 ナフローチャートである。

【図15】本発明によるシステム・オン・チップのアーキテクチャ散計支援方法によるHW-IPデータベースの例を示す図である。

【図16】本発明によるシステム・オン・チップのアーキテクチャ設計支援方法によるシステム・アーキテクチャテンプレートの例を示す図である。

【図17】本発明の実施例によるシステム・オン・チップのアーキテクチャ設計支援方法を用いた場合の、処理 手順を示すフローチャートである。

【図18】本発明によるシステム・オン・チップのアーキテクチャ設計支援方法で生成されたCのプログラムの例を示す図である。

【図19】本発明によるシステム・オン・チップのアーキテクチャ設計支援方法によるHDL記述の例を示す図である。

【図20】本発明によるシステム・オン・チップのアーキテクチャ設計支援方法による設計制的記述の例を示す 図である。

【図21】本発明によるシステム・オン・チップのアーキテクチャ設計支援方法によるHW/SW-1PデータベースのIP開展図である。

【図22】本発明によるシステム・オン・チップのアーキテクチャ設計支援方法によるアーキテクチャテンプレートと具象 I Pの選択の例を示す図である。

【図23】 HW/SWの自動マッピングを行った場合の、本発明の実施例によるシステム・オン・チップのアーキテクチャ設計支援方法による処理手順を示すフロー

チャートである。 【符号の説明】

1 コンピュータ

3 内部配信手段

5 マウス

6 キーボード

7 モニタ

9 プリンタ

11 CD-ROM

13 フレキシブルディスク

15 収斂ドライブ

101 機能・性能仕様

102 HW/SW合成部

102A 機能解析部 102B 分割割付部

102C 最適化部

102D 性能解析部

1.02E パジェッティング部

102F HWモデル生成部

102GSWモデル生成部102Hインターフェース部

1021 制御部


103. 103A HW/SW-IP5475UF-9


ベース管理システム


104 HWモデル

105 SWモデル


106 アーキテクチャ設計データベース









[2]21]



[图22]



[図23]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY